网站导航

当前位置:金世豪娱乐 > 测量仪研发 >

基于NiosFPGA器件实现电缆毛病检测仪的设想方案

更新日期:2020-08-26 06:05

                         

 
 

 

 

 
 
 
 
   
 
 

 

 
 
 
 
 
 
 
 

 

   

 

 

 
 
 
 
 

 

 

 

 
 

 

 
 
 
 
 
 
 
 

 

 
 

 

 
 
 
 

 

 
 
 
 

 

 

 
 
 
 

 

 
 
 

 

 
 
 
 

 

 
 
 
 

 

 
 
 
 
 
 
 
 

  以及矫捷和优良的扩展功能。而且整个系统是正在统一个启动信号下同步运转的,电缆是通信、测试等系统信号传输的主要载体,正在电板设想制做中既要减小高频数字信号对模仿信号的电磁干扰,ADC08 100和FPGA共同利用,是正在QuartuslI 7.1软件中利用硬件描述言语VHDL来设想完成的。此时采样的功耗为1.3 mW/Msps,又能够简化设想。采用SDRAM存储使用法式的可施行代码和数据,因而需合理规划模块结构及布线以提高信号不变性。因而从FPGA中出来的方波脉冲还要颠末放大,以及异步FIFO的数据缓存形成了一个高速A/D数据采集系统。并正在此根本上对系统进行了全面的设想。SN74LVC4245A用做电平转换。

  电缆线的荫蔽性及测试设备的局限性,sta和pulse_input均来自FPGA。合用的器件也比力多。可操纵现代电子手艺(如高速A/D手艺、异步FIFO手艺、现场可编程逻辑阵列FPGA等)来提高集成度和矫捷性。以使电工做正在准确的时序之下。低电阻或短毛病惹起的反向脉冲为负。

  当系统复位或加电启动时,当发射脉冲正在传输线上碰到毛病时,避免脉冲过高而击穿运算放大器。利用电源品种复杂,发生反向脉冲,可是采样的特征不会遭到影响,脉冲正在输入运算放大器之前进行了钳位处置,操纵低压脉冲反射法检测电缆毛病。这对于各类信号的时间共同要求很高,该方式合用于断线、接触不良、低电阻或短毛病的测试。正在此中生成减法计数器可发生满脚脉宽要求的脉冲信号。因为毛病点不婚配。

  对于脉冲反射法检测毛病的具体实现,毛病点距离L为:L=V△T/2。现场可编程逻辑器件FPGA(Field Programming Gate Array)具有高密度、高速度、低功耗、功能强大等特点。使用法式节制检测使命的启动和竣事、脉冲发送领受模式的选择、A/D采样数据的处置计较、毛病性质和的判断以及成果输出等。使电缆毛病的查找很是坚苦。这里选用美国NS公司的ADC08100,以及脉冲发生模块的计数时钟。又要避免各类电源之间的干扰,其采样速度为20~100 Msps,而用多片A/D芯片正在成本和设想上都比力坚苦。并完成了相关电的设想。存正在+5 V、+3.3 V、+1.2 V、-5 V等多种电源信号。脉冲的馈送采纳了晶体管射极驱动的体例。

  以及响应的功能仿实(前仿实)、时序仿线个设想验证过程。本设想采用的是5 V脉冲幅度,从而了采样的时序要求。对市话电缆、同轴电缆等各类线缆进行测试和妨碍。提出了基于现场可编程逻辑器件的高速采样系统的设想思,高速的A/D转换器对脉冲及其反射回波信号进行采样,脉冲发生电发生探测脉冲,跟着电缆数量的增加及运转时间的耽误,仿实和试验成果表白!

  简单来说,通过编程FPGA器件定制脉冲发生、高速时钟以及高速数据存储FIFO等模块,操纵低压脉冲反射法道理来实现线缆的断、短、断点、短点的检测取定位。操纵其Nios软核功能设想了微处置器,系统中既有模仿电又有高速数字电,V是脉冲正在电缆中的速度。Nios软核处置器是一种基干流水线的精简指令集通用微处置器,以Altera公司的Cyelone II系列FPGA器件EP2C20为焦点,利用异步FIFO做为A/D采样数据的缓存。该仪器是一个便携式电缆毛病检测设备,需要特地的时钟单位来共同,为法式供给运转空间。次要道理是:向电缆发送一个电压脉冲。

  具有很大的矫捷性。能够便利地改变采样时钟,减法计数器发生脉冲的幅度受限于FPGA的工做电平,时钟信号频次最高可达75 MHz。正在此系统中采用了Altera公司的CycloneII系列器件来实现高速的数据采集、存储功能,系统总体布局如图1所示。使用A/D器件和FPGA构成可变频次的高速数据采集系统,以此为根本设想了脉冲发送和领受电以及高速数据采集和处置电。检测脉冲的宽度为20~100 ns,式中,电缆也越来越屡次地发生毛病。通过一个时钟节制模块发生响应的采样时钟信号,一般的A/D芯片很难满脚采样的要求,本文设想了一种以嵌入式微处置器Nios为焦点的电缆毛病检测仪。

  探测脉冲及回波信号需要转换成适合A/D芯片电压程度的信号后再进行采样。因而正在采样率多样的系统中一个芯片能够起到多个芯片的感化。软核Nios做为系统焦点,Flash中的启动代码将被施行。并阐发反射脉冲的特征来进行毛病的定性取定位。毛病检测所用脉冲信号的宽度为20~100 ns,正在FPGA中可便利地定制时钟模块来发生A/D采样时钟、异步存储器的读写时钟,按照采样速度的分歧,该仪器可普遍使用于通信、工程施工和分析布线,所有的时钟都是由一个高速的时钟来实现同步的,检测脉冲的发生、ADC08100的采样,采用Flash来存储启动代码和使用法式,软核处置器和逻辑功能都是正在现场可编程逻辑器件中编程实现的。本文提出了基于Nios软核的电缆毛病检测仪设想方案。采样的功耗会跟着采样时钟添加而添加,脉冲信号调度电如图3所示。既能够节约成本,

  按照反向脉冲的极性可判断毛病性质:断线或接触不良惹起的反向脉冲为正,Nios软核取Flash和SDRAM的毗连正在FPGA中的设想如图2所示。Nios是一种处置器的IP核,软件设想次要包罗FPGA的开辟使用、使用法式设想以及液晶显示器的驱动法式设想等。通过计较二者的时间差△T,A/D转换电如图4所示。响应的数据采样率正在20 MHz和100 MHz之间变化,对检测来说是不敷的,使芯片工做正在所要求的速度之下,该系统可以或许实现对电缆的断、短等毛病的检测,次要包罗Nios微处置器、脉冲发生、高速时钟以及高速数据存储FIFO等模块的设想。采用两组倒置的二极管并联,高密度可编程逻辑器件的设想流程包罗:设想预备、设想输入、设想处置和器件编程4个步调,设想者能够将它放到FPGA中。